{"id":2624,"date":"2024-09-23T14:17:25","date_gmt":"2024-09-23T12:17:25","guid":{"rendered":"https:\/\/web.infn.it\/TechTransfer\/?post_type=portfolio_page&p=2624"},"modified":"2024-11-11T13:24:47","modified_gmt":"2024-11-11T12:24:47","slug":"p21-085","status":"publish","type":"portfolio_page","link":"https:\/\/web.infn.it\/TechTransfer\/portfolio_page\/p21-085\/","title":{"rendered":"Sensore di fluenza adronica riconfigurabile basato su FPGA"},"content":{"rendered":"

[vc_row css_animation=”” row_type=”row” use_row_as_full_screen_section=”no” type=”full_width” angled_section=”no” text_align=”left” background_image_as_pattern=”without_pattern”][vc_column][vc_raw_html]JTVCd3BzZW9fYnJlYWRjcnVtYiU1RA==[\/vc_raw_html][vc_empty_space][vc_column_text]<\/p>\n

Sensore di fluenza adronica riconfigurabile basato su FPGA<\/span><\/h1>\n

[\/vc_column_text][vc_empty_space][\/vc_column][\/vc_row][vc_row css_animation=”” row_type=”row” use_row_as_full_screen_section=”no” type=”full_width” angled_section=”no” text_align=”left” background_image_as_pattern=”without_pattern”][vc_column width=”2\/3″][vc_empty_space][vc_column_text]Rilevatore di particelle ionizzanti che incorpora in un unico chip FPGA (Field-Programmable Gate Array) sia l’elemento sensibile che la logica di lettura e che pu\u00f2 essere riprogammato e configurato.[\/vc_column_text][vc_empty_space][vc_single_image image=”2770″ img_size=”full” qode_css_animation=””][vc_empty_space][vc_column_text]<\/p>\n

Come funziona?<\/span><\/h3>\n

[\/vc_column_text][vc_empty_space][vc_column_text]Le particelle ionizzanti possono causare un cambio di stato (Single Event Upset) nei dispositivi microelettronici come le memorie RAM statiche (SRAM). Il numero di eventi \u00e8 proporzionale a quello di particelle ionizzanti, per cui \u00e8 possibile usare le memorie SRAM come monitor di fluenza.<\/p>\n

Un limite di questo approccio \u00e8 che sono necessari componenti separati per rilevare gli upset e per leggerli e il sistema risultante \u00e8 perci\u00f2 complicato e costoso; ioltre, la logica di lettura \u00e8 solitamente fissata e non riconfigurabile.<\/p>\n

In questa invenzone un solo componente FPGA implementa sia l’elemento sensibile che la logica di lettura, che pu\u00f2 essere anche programmata e riconfigurata.[\/vc_column_text][vc_empty_space][vc_column_text]<\/p>\n

Applicazioni<\/span><\/h3>\n

[\/vc_column_text][vc_column_text]<\/p>\n