{"id":2825,"date":"2024-11-08T14:50:35","date_gmt":"2024-11-08T13:50:35","guid":{"rendered":"https:\/\/web.infn.it\/TechTransfer\/?post_type=portfolio_page&p=2825"},"modified":"2024-11-11T13:22:31","modified_gmt":"2024-11-11T12:22:31","slug":"p15-016","status":"publish","type":"portfolio_page","link":"https:\/\/web.infn.it\/TechTransfer\/portfolio_page\/p15-016\/","title":{"rendered":"Memoria CAM"},"content":{"rendered":"

[vc_row css_animation=”” row_type=”row” use_row_as_full_screen_section=”no” type=”full_width” angled_section=”no” text_align=”left” background_image_as_pattern=”without_pattern”][vc_column][vc_raw_html]JTVCd3BzZW9fYnJlYWRjcnVtYiU1RA==[\/vc_raw_html][vc_empty_space][vc_column_text]<\/p>\n

Memoria CAM<\/span><\/h1>\n

[\/vc_column_text][vc_empty_space][\/vc_column][\/vc_row][vc_row css_animation=”” row_type=”row” use_row_as_full_screen_section=”no” type=”full_width” angled_section=”no” text_align=”left” background_image_as_pattern=”without_pattern”][vc_column width=”2\/3″][vc_empty_space][vc_column_text]Celle di memoria associativa (CAM – Content Addressable Memory) sviluppate per essere integrate in chip che possano essere utilizzate per risolvere problemi di pattern recognition, come ad esempio l’analisi di sequenze di DNA o il riconoscimento di immagini.[\/vc_column_text][vc_empty_space][vc_single_image image=”2826″ img_size=”full” qode_css_animation=””][vc_empty_space][vc_column_text]<\/p>\n

Come funziona?<\/span><\/h3>\n

[\/vc_column_text][vc_empty_space][vc_column_text]L\u2019architettura della memoria CAM \u00e8 stata progettata per ridurre la lunghezza delle linee di dati e di conseguenza ridurre il consumo energetico legato alla propagazione dei dati sulle linee stesse. Inoltre, un circuito di matching consente la riduzione dei consumi legati alla fase di ricerca, garantendo un\u2019ottimizzazione del confronto tra i dati presenti e quelli immessi. Se uno dei bit della parola immessa non trova corrispondenza, la cella invia un segnale di kill che inibisce le commutazioni delle celle a valle. Grazie a questa caratteristica, la matrice di celle richiede meno di 0.4 fJ\/bit per comparazione in tecnologie HPC (High Power Computing) e meno di 0.2 fJ\/bit per tecnologie HPL (High Power Low-leakage). La cella CAM \u00e8 stata progettata in due varianti, in tecnologia CMOS a 28 nm utilizzando un approccio fully-CMOS. Un prototipo contenente queste celle \u00e8 stato fabbricato e testato, fino a 400 MHz, confermando le performances attese.[\/vc_column_text][vc_empty_space][vc_column_text]<\/p>\n

Applicazioni<\/span><\/h3>\n

[\/vc_column_text][vc_column_text]<\/p>\n